Dehnungsübungen für effizientere Chips

Inhaltsverzeichnis

Ohne exotische Neuerungen wie Quantenrechner oder biologische Computer dürfte das Moore'sche Gesetz der Halbleitertechnologie noch 15 Jahre Gültigkeit behalten. Bis dahin werden allerdings die Transistoren so klein auf so engem Raum untergebracht sein, dass sie immense Mengen an Energie verbrauchen. Sie werden außerdem eine aufwendige Kühlung brauchen und sich deshalb schlechter für PCs und diverse mobile Geräte eignen.

Vor allem das Problem des Stromverbrauchs, das vor allem auf Leckströme zurückzuführen ist, könnte der Leistungsfähigkeit von Laptops, Smart Phones und anderen akkubetriebenen Kleingeräten bald Grenzen setzen. Ein im Dezember erstmals vorgestelltes Verfahren namens Dual Stress Liner (DSL) soll Abhilfe schaffen - mit der Technik wollen AMD und IBM dazu beitragen, die weitere Gültigkeit des Moore'schen Gesetzes nicht bloß für Supercomputer-Chips sicherzustellen.

Werden die Transistoren und die mit Silizium ausgefüllten Zwischenräume immer weiter verkleinert, gehen beim Einschalten zwar weniger Elektronen unterwegs verloren. Weil aber in den neuen Prozessoren viel mehr Transistoren stecken, bleibt dieser Vorteil wegen der vermehrten Möglichkeiten des Schwundes praktisch auf der Strecke. Darüber hinaus nehmen die so genannten statischen Verluste ("static leakage") zu -- Energieverluste, die anfallen, wenn die Transistoren untätig sind.

Das DSL-Verfahren beseitigt diese Schwierigkeit nicht. Aber es kann sie umgehen, indem es für höhere Geschwindigkeiten eine andere Methode einführt als das traditionelle Verkleinern der Strukturen: Wie bei anderen Techniken auf der Basis von gestrecktem Silizium ("strained silicon") werden bei DSL verschiedene Teile des Siliziums gedehnt oder komprimiert, um den Stromfluss zu verbessern.

Bei der Perfomance macht sich das zuerst bezahlt: Beide Unternehmen sprechen von 24 Prozent höheren Transistor-Geschwindigkeiten, während Intel mit seinem aktuellen Strained-Silicon-Verfahren einen Zugewinn von 15 bis 20 Prozent verbuchte. Und sowohl AMD als auch IBM behaupten, diese Ergebnisse ohne einen Mehrverbrauch an Energie oder höhere Produktionskosten zu erreichen.

Wie bei jedem Prozessor werden die Leistungsgewinne im Live-Betrieb hinter den Steigerungen der reinen Transistor-Geschwindigkeit erheblich zurückbleiben. Dennoch erwartet AMD für Anwendungen, bei denen Geschwindigkeit wichtiger ist als Energieeinsparung, in Computern mit den für diesen Sommer angekündigten DSL-basierten AMD64-Prozessoren Zugewinne von bis zu 16 Prozent. IBM dürfte Power-Architektur-Prozessoren mit ähnlichen Werten etwa zur gleichen Zeit herausbringen. Sony und Toshiba, die an der Entwicklung der Technologie beteiligt waren, könnten sie im neuen CELL-Prozessor einsetzen, der für Konsumelektronik vorgesehen ist.

Wie Intels 2003 eingeführtes gestrecktes Silizium beschäftigt sich auch DSL mit den Schwierigkeiten, die sich aus der Doppelnatur von Computerprozessoren mit ihrer Mischung von p- und n-Kanal-Transistoren ergeben.

Transistoren mit n-Kanal funktionieren besser mit gestrecktem Silizium. Die Dehnung der Siliziumorbitale bügelt nämlich Energiedifferenzen aus, die die Bewegung der Elektronen behindern. Dagegen profitieren p-Kanal-Transistoren eher von komprimiertem Silizium. Bis vor kurzem war es schwierig, beide Verfahren zu kombinieren, ohne einen Transistorentyp zu bevorzugen.

"Es ist ganz schön knifflig, eine gedehnte Schicht über die eine Sorte Transistor zu legen und zugleich eine gestauchte Schicht über die andere", sagt Nick Kepler, Vizedirektor für Schaltkreis-Entwicklung bei AMD. "Wir haben eine Möglichkeit gefunden, gestrecktes Silizium bei n- und p-Kanal-Transistoren zugleich einzusetzen. Dabei haben wir herkömmliche Materialien benutzt."

Statt des exotischen Silizium-Germaniums (SiGe), wie es beispielsweise Intel einsetzt, ist es AMD und IBM gelungen, mit dem verbreiteteren Siliziumnitrid auszukommen. Das Festhalten an einem bewährten Verfahren, so Kepler, ermöglicht eine höhere Ausbeute bei geringeren Kosten.

Dehnungsübungen für effizientere Chips

"Silizium-Germanium ist teurer und verlangt komplexere Fertigungsabläufe", sagt er. "Eine Reihe von Problemen treten auf, wenn man Materialien hinzufügt oder Vertiefungen ätzt, und die Erzeugung der mechanischen Spannungen wird schwieriger."

Beim DSL-Verfahren wird ein gestauchter Film über den gesamten Chip gelegt und über den n-Transistoren wieder weggeätzt. Anschließend bringt man einen durchgängigen gedehnten Film auf und ätzt ihn über den p-Transistoren weg.

Mit gestrecktem Silizium können die Hersteller für jeden Chip eine optimale Balance zwischen Energieverbrauch und Geschwindigkeit festlegen. Bei der DSL-Technik kann der Leistungs-Energie-Tradeoff sogar in zwei Stufen optimiert werden.

"Bei der Herstellung können wir durch feinste Änderungen die Gates länger oder dicker machen, um die Kriechverluste zu vermindern", erklärt Kepler. "Oder wir können später die elektrische Spannung auf dem Bauteil reduzieren."

In jedem Fall wollen AMD und IBM die Energieeffizienz weiter verbessern und die Wärmeentwicklung senken. Dazu wollen sie DSL mit ihrem zuvor eingeführten Silicon-On-Insulator-Verfahren (SOI) verbinden, bei dem eine dünne isolierende Schicht zwischen zwei Substratschichten eingefügt wird, um die Kriechverluste zu minimieren.

Derzeit wird DSL bereits in ältere 130-Nanometer-Technik integriert. AMD plant darüber hinaus seinen Einsatz im 90-Nanometer-Prozess für die neuen Doppelprozessoren mit Opteron-Kernen ab kommenden Herbst. Kepler zufolge sind Tests mit 65-Nanometer-Designs der nächsten Generation bereits erfolgreich verlaufen. Er erwartet, dass die Technik auch bei einer weiteren Schrumpfung auf 45 Nanometer gut funktionieren wird.

Der Vorsprung von AMD und IBM könnte freilich bald dahin sein. Bis zum Jahresende werden von Intel die ersten 65-Nanometer-Prozessoren erwartet. In ihnen soll eine verbesserte Variante von Germanium-basiertem gestrecktem Silizium Verwendung finden, das nach Intels Angaben einen 30-prozentigen Geschwindigkeitsgewinn gegenüber ungestreckten Chips bietet.

Die Grundlagen des Strained-Silicon-Verfahrens sind seit mehr als einem Jahrzehnt bekannt. Bisher allerdings hatten Veränderungen am Silizium keine Priorität, da Leistungszuwäche leichter durch bloße Verkleinerung der Transistoren zu erreichen waren. Jenseits der 45 Nanometer wird es jedoch deutlich schwieriger werden, gleichzeitig die Leistung zu steigern, die Ausbeute in der Produktion hoch zu halten und Energieverbrauch und Wärmeentwicklung nicht übermäßig steigen zu lassen.

Probleme mit der Ausbeute gibt es allerdings auch mit gestrecktem Silizium, da sich infolge der Verformung tendenziell Defekte anhäufen. Das gilt insbesondere beim Einsatz von Germanium. Daher arbeitet etwa Texas Instruments an einem Strained-Silicon-Verfahren, das den Germanium-Anteil auf das absolute Minimum beschränkt.

Innerhalb eines Jahres wird sich zeigen, ob Intel die Ausbeuteprobleme mit Germanium in den Griff bekommt oder ob es besser gewesen wäre, wie AMD und IBM auf Siliziumnitrid zu setzen. Der entscheidende Fortschritt aus Anwendersicht ist jedenfalls, dass die Halbleiterindustrie endlich der Energieeffizienz den gleichen Stellenwert einräumt wie der Geschwindigkeit. Denn was nützt der schnellste Prozessor, wenn der Akku ständig leer ist?

Von Eric S. Brown; Übersetzung: Veronika Winkler (sma)